Контрактная разработка электроники

Используя свой опыт и современные технологии, воплощаем идеи в электронные устройства для людей и компаний. Умеем и любим создавать работающие платы с FPGA и Linux. Занимаемся любимым делом больше 15 лет.

Проекты

Мы разрабатываем устройства для скоростной передачи и обработки данных: коммутаторы 10G Ethernet, балансировщики трафика 10/40/100G, платы для обработки видео, модули на базе FPGA и не только. Вот краткое описание некоторых из них:

10G/FMC Intel Cyclone 10 GX

  • Интерфейсы LVDS 1.4 Gbps: FMC LPC/HPC
  • Интерфейсы Ethernet: 2x1G/10G Ethernet
  • Подключение Ethernet: SFP/SFP+/DirectAttach
  • Чип FPGA: Intel Cyclone 10 GX 10CX150YF672E6G

Адаптер HSMC / 10G Ethernet

  • Интерфейс с управляющией FPGA-платой: HSMC
  • Интерфейс Ethernet: 10GBaseT
  • Трансивер 10G PHY: Marvell 88x3310

1G+FPGA плата расширения для Raspberry PI

  • Полностью открытая разработка (схема, трассировка, API, исходные тексты)
  • Совместима со всеми ревизиями Raspberry PI
  • FPGA Intel Cyclone 10LP (25k LEs)
  • 1G Ethernet RJ45
  • генератор нагрузки

SoM модуль в форм-факторе SO-DIMM

  • Форм-фактор: SODIMM
  • CPU: SoC ALTERA Cyclone V SE
  • RAM: 1 GB, DDR3L, 32-bit
  • Ethernet 1G PHY
  • HS USB PHY

Коммутатор 10G Ethernet

  • 24 порта 1/10G SFP/SFP+
  • Сделан на базе матрицы от Fujitsu Semiconductors, работает под управлением Debian Linux. Дизайн платы, конструктив шасси и блоков питания.
  • Печатная плата 12 слоёв

Коммутатор-балансировщик 100G

  • 2U 19" Rackmount
  • 100 Gbps CFP, QSFP 40 Gbps, 10 x 10G SFP+
  • Программируемая логика: FPGA Altera Stratix V
  • Управляющий процессор на модуле COM-Express: Intel Core i7
  • Дополнительная память QDR и DDR3.

Отладочная SoC FPGA плата

  • CPU: SoC Cyclone V FPGA + ARM (Cortex A9)
  • RAM: DDR3 1 Gb
  • LAN: 2 x 1G 1000Base-T (с опциональной поддержкой PoE)
  • USB: 1 x miniUSB OTG
  • Интерфейсы расширения: 2 x PBD40
  • Индикаторы: два пользовательских LED, и индикатор готовности FPGA
  • Переключатели и кнопки: Hard reset, "Warm" reset, user button, dip switch
  • Отладочные интерфейсы: JTAG PLD-10

Команда

Антон Фельдман

директор

Павел Курочкин

технический директор

Денис Мурашко

программист FPGA

Игорь Потоцкий

инженер-электронщик

Наши заказчики